fpga.love
EN App
知识库›AMD 社区问答速查›DDR4

DDR4 相关问答

社区里带 DDR4 标签的 29 条问答，按原帖浏览量排序，逐条给出中文要点与原帖链接。

双DDR4 Block Design中ddr4_1引脚未分配报Mig 66-99
疑似缺少引脚分配XDC，建议用Example Design生成XDC
Kintex UltraScale HP Bank DDR4的VREF引脚如何连接？
VREF引脚需经500Ω或1kΩ电阻接GND，推荐各Bank或各MIG分别连接。
BPI Flash启动时DDR4 MIG校准失败如何解决
增加CCLK周期至127可解决该校准失败问题
DDR端口被当作pin且OUTPUT_IMPEDANCE属性报错如何解决
修正TCL脚本中综合命令的引号语法后问题解决
自定义板DDR校准失败如何排查？
修复SODIMM复位引脚连接后DDR校准正常
ZCU102 DDR4 MIG 在 Vivado 2022.1 实现失败如何解决？
按回答者建议用 Board Parts 建简单设计可正常实现
编译ddr4_model报xmvlog保护源码错误
多人复现同一加密源码编译错误，帖中未给出解决方案
VMK180上CIPS连接软DDR4控制器复位引脚约束报错
VMK180板载DDR4接集成内存控制器，软MIG方案受限
VCU108双DDR4 MIG时钟如何配置？
需在工程中选VCU108板卡，两个MIG分别用sysclk1/sysclk2
VCU108第二路DDR4的MIG时钟如何选择？
两路DDR4须共用Bank50的SYSCLK1_300，单IP核例化两次
KCU105上DDR4 MIG核显示invalid core无法工作
问题由复位引起，检查复位极性后解决
MIG报错：内存接口Bank必须连续
需重新设计板卡或飞线修改，无法通过设置强制Vivado按现状布线
daq2_kcu105 构建失败：DDR4 参数值越界
构建因 DDR4 板级接口参数值非法而失败，帖中无解决方案
VU19P MIG DDR4读未写空间报SLVERR？
回答者认为SLVERR是AXI事务不成功的预期响应，未给出根因
Vivado MIG是否支持VCU108的-083内存及80位总线？
需在MIG GUI中选对内存型号；IPI模式仅支持64位，非IPI可支持80位
DDR4 MIG IP 导致时序不收敛如何解决
帖中未给出有效解决方案，仅重复问题描述
XCVU440双DDR4校准随机失败如何解决
怀疑SSN导致校准随机失败，建议做SSN分析并降低IO动态功耗
DDR4 IP 内 MMCM 时钟路径时序失败如何复位
可用 MIG 的 ui_clk_sync_rst 作为全局复位
ZCU208上MIG DDR4写操作不稳定直至失效
帖中仅描述现象并附配置文件，未给出根因或解决方案
ZCU104上MIG校准失败(cal fail)如何排查？
疑似引脚、DRAM参数或复位问题，根因未确认
Vivado综合失败无报错如何解决
移除未使用的DDR4 IP块后综合成功
PHY ONLY 模式 MIG DDR4 仿真 CKE 未拉低 500us 原因？
帖中未给出原因或解决方案
ZU48 RfSoc DDR4 MIG AXI协议检查失败
复位fabric状态机时需同时复位DDR4核，避免残留不完整突发
SU35P BANK47 DDR4与MIPI共用BYTE导致布线失败
需调整DDR与MIPI的BYTE分配并修正XDC约束
DDR校准成功后DRAM测试挂起且内存不可访问
校准后DDR仍不可访问，用户转向重新布局DDR接口，问题未解决
Kintex UltraScale DDR4 32位数据线加ECC如何生成Pad报告
帖中未给出32位数据线加ECC的可行方案，校准失败后能否访问内存也未明确
DDR4参考时钟BUFGCE-MMCM布局次优报错如何解决
加CLOCK_DEDICATED_ROUTE约束或将参考时钟改为differential均可
DDR4字节规划器DM位报PACKAGE_PIN严重警告
端口改为inout后该警告可解决
VCK190 DDR4不可纠正错误能否软重启A72
默认仅打印错误信息，需修改PLM代码才能实现软复位

相关标签

MIG 16Vivado 8calibration 5VCU108 3clocking 2AXI 2reset 2timing 2Versal 1PLM 1MIPI 1routing 1

只做要点整理、非原文转载；帖中没给出结论的标注「社区未闭环」，技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查（1191 条）