DDR 校准与 MIG已闭环原帖 3 个回答 · 569 次浏览|器件：Kintex UltraScale / Vivado MIG
一句话结论：需重新设计板卡或飞线修改，无法通过设置强制Vivado按现状布线
DDR4引脚布线错误导致DQ与DQS不在同一字节组，Vivado报DRC错误
DQ与其关联DQS被映射到不同数据字节组，违反PG150引脚与Bank规则
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008XHVvZSAX/memory-interface-generator-error-banks-of-the-me
该问题涉及的器件系列（点进去看同系列其他踩坑记录）：
Kintex UltraScale →相关标签：MIG · DDR4 · Pinout · PG150
就这个问题继续问 AI → ← 返回 AMD 社区问答速查