DDR / MIG社区未闭环原帖 9 个回答 · 675 次浏览|器件：VCU108 / Vivado
一句话结论：需在工程中选VCU108板卡，两个MIG分别用sysclk1/sysclk2
双DDR4 MIG编译报时钟列/全局时钟放置错误
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005Sfj1JSAR/hi-i-am-trying-to-use-two-banks-of-ddr4-memory-o
相关标签：VCU108 · DDR4 · MIG · clocking
就这个问题继续问 AI → ← 返回 AMD 社区问答速查