fpga.love
EN App
知识库›AMD 社区问答速查›PHY ONLY 模式 MIG DDR4 仿真 CKE 未拉低 500us 原因

PHY ONLY 模式 MIG DDR4 仿真 CKE 未拉低 500us 原因？

DDR / MIG社区未闭环原帖 3 个回答 · 395 次浏览|器件：DDR4 SDRAM MIG 2.2 IP（PHY ONLY 模式）

一句话结论：帖中未给出原因或解决方案

现象

仿真中 CKE 仅保持低电平 575ns，未满足 DDR4 JEDEC 要求的 500us

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005SfdohSAB/when-simulating-ddr4-sdram-mig-22-ip-which-is-co

相关资料

Vivado生成MIG IP报XML_INPUT_FILE参数校验失败如何解决DDR4参考时钟BUFGCE-MMCM布局次优报错如何解决两片DDR3并联32位仿真init_calib_complete不拉高

相关标签：DDR4 · MIG · PHY_ONLY · simulation

就这个问题继续问 AI → ← 返回 AMD 社区问答速查