DDR / MIG社区未闭环原帖 9 个回答 · 292 次浏览|器件：Vivado 2024.2.1/2024.2.2 / SU35P-SBVB625（错误码：[Common 17-55]）
一句话结论：需调整DDR与MIPI的BYTE分配并修正XDC约束
综合通过，布局布线失败，MIG出现route error
DDR占用7个bitslice_control、MIPI占用1个，二者落在同一BYTE引发布线冲突；另有XDC约束object错误
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5KZ00000dLtKp0AK/su35psbvb625%E5%99%A8%E4%BB%B6bank47-hp%E5%8F%A3
这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：
相关标签：DDR4 · MIPI · bitslice · routing
就这个问题继续问 AI → ← 返回 AMD 社区问答速查