DDR / MIG社区未闭环原帖 3 个回答 · 459 次浏览|器件：XCVU440
一句话结论：怀疑SSN导致校准随机失败，建议做SSN分析并降低IO动态功耗
两个DDR4模块校准随机失败，与其中一个模块的布局布线生成bit文件时机有关
帖中未明确，回答者怀疑是SSN问题，但未确认
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006rCVLTSA4/im-using-2-ddr4-modules-on-a-xilinx-xcvu440-ddr4
该问题涉及的器件系列（点进去看同系列其他踩坑记录）：
Virtex UltraScale+ →相关标签：DDR4 · Calibration · SSN · XCVU440
就这个问题继续问 AI → ← 返回 AMD 社区问答速查