fpga.love
EN App
知识库›AMD 社区问答速查›AXI

AXI 相关问答

社区里带 AXI 标签的 14 条问答，按原帖浏览量排序，逐条给出中文要点与原帖链接。

QDMA接DDR下板报DMA engine error且读数据错乱
根因为QDMA与DDR控制器AXI总线位宽不匹配，需自行实现64-512位宽转换
如何在block design中更改自定义IP的时钟域
需断开AXI接口连接后运行automation让工具插入CDC逻辑，400MHz时序难达成
ZCU111写内存报AXI AP transaction error如何解决
将目标地址改为DDR High的0x800000100后tcl可正常写入内存
如何修改PS到M_AXI_HPM0_FPD的Burst Length
问题未解决，建议用memcpy对比CPU写事务的AW_LEN差异
VU19P MIG DDR4读未写空间报SLVERR？
回答者认为SLVERR是AXI事务不成功的预期响应，未给出根因
Vivado 2020.2 自定义IP升级后Address Editor崩溃
更新Java并完整重装Vivado可解决该问题
AXI4主接AXI4-Lite从时ID_WIDTH不匹配报错
建议改用AXI SmartConnect IP替代AXI InterConnect IP
AXI-PCIe Bridge 从端口为何偶发 SLVERR？
帖中仅指向 AXI 规范与 PG055 所列场景，未给出具体根因
Vivado 地址映射出现 critical warning 怎么办？
检查 Address Editor 中 GPIO 与 Memory controller 的地址分配
ZU48 RfSoc DDR4 MIG AXI协议检查失败
复位fabric状态机时需同时复位DDR4核，避免残留不完整突发
Vivado网表生成时AXI信号被置零怎么办
原因未明确，可尝试接口调试标记或逐总线连接
IPI中AXI互联参数传播错误如何解决
帖中未给出解决方案，仅描述了问题现象
自定义IP的AHB主口在地址编辑器中显示未连接
帖中未给出结论，问题未解决
ZYNQ7000 XDMA AXI位宽128/64时PCIE异常
问题在参考设计中仍复现，根因尚未定位

相关标签

Vivado 4DDR 2DDR4 2MIG 2PCIe 2custom IP 2QDMA 1debug 1reset 1ZCU111 1xsct 1XDMA 1

只做要点整理、非原文转载；帖中没给出结论的标注「社区未闭环」，技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查（1191 条）