fpga.love
EN App
知识库›AMD 社区问答速查›DDR端口被当作pin且OUTPUT_IMPEDANCE属性报错如何解决

DDR端口被当作pin且OUTPUT_IMPEDANCE属性报错如何解决

Vivado 报错与许可已闭环原帖 4 个回答 · 982 次浏览|器件:Vivado(错误码:[Netlist 29-160])

一句话结论:修正TCL脚本中综合命令的引号语法后问题解决

现象

TCL脚本复现工程时opt_design阶段失败,DDR引脚报未连接关键警告

根因

Vivado生成的TCL脚本中综合命令多参数应使用{}花括号而非双引号,存在语法错误

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00005zJ56aSAC/netlist-29160-cannot-set-property-outputimpedanc

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条,含现象、根因与可执行步骤:

ERROR: [Netlist 29-160]
如何消除Netlist 29-160关于iostandard和PACKAGE_PIN的严重警告

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决?Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签:Vivado · TCL · DDR4 · opt_design

就这个问题继续问 AI → ← 返回 AMD 社区问答速查