DDR / MIG社区未闭环原帖 9 个回答 · 782 次浏览|器件：VMK180 / Vivado
一句话结论：VMK180板载DDR4接集成内存控制器，软MIG方案受限
综合CIPS+软DDR4控制器时，DDR4_0_reset_n绑定AD42报LOC约束错误
帖中未明确；回答称VMK180无软MIG DDR4接口，DDR4接在集成内存控制器bank上，复位引脚放置违反DRC
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007HhXZaSAN/vmk180-cips-ddrsoft-ip-io-connect-problem-cannot
相关标签：VMK180 · CIPS · DDR4 · MIG
就这个问题继续问 AI → ← 返回 AMD 社区问答速查