DDR 校准与 MIG已闭环原帖 6 个回答 · 971 次浏览|器件：xczu9eg / DDR4 SODIMM
一句话结论：修复SODIMM复位引脚连接后DDR校准正常
FSBL在0xFD080030处死循环，读回0x800000FF而非0x80000FFF
SODIMM复位引脚原理图问题，复位引脚未连接
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpMScSAM/custom-board-ddr-calibration-failure
该问题涉及的器件系列（点进去看同系列其他踩坑记录）：
Zynq UltraScale+ / MPSoC →相关标签：DDR4 · calibration · FSBL · SODIMM
就这个问题继续问 AI → ← 返回 AMD 社区问答速查