fpga.love
EN App
知识库›AMD 社区问答速查›MIPI CSI-2

MIPI CSI-2 相关问答

社区里带 MIPI CSI-2 标签的 11 条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。

MIPI CSI2 RX子系统实现报Place 30-687错误
将bg1_pin0_nc引出到引脚后布局布线完成
UltraScale+上MIPI CSI-2 TX多速率能否用DFX实现
帖中仅确认器件支持DFX,未给出可行结论
IMX219 RAW8 在 ZU3EG MIPI CSI-2 RX 采集失败 video pipe broken
DTSI 格式已修正但仍报错,D-PHY 未初始化,根因未确认
开启CSI Spec V2_0和VCX后IP无输出?
重新生成IP后仍无输出,根因待查,需确认PHY lane寄存器
MIPI CSI2 Rx IP 的每时钟像素数为何硬编码为4?
可在 IP GUI 中修改并重新生成,但移植报错原因未明确。
MIPI CSI-2 RX仿真中s_axis_user行号始终为0
设置TX寄存器bit 15为1后问题解决
Zybo Z7 Pcam 5C示例加MIPI CSI-2 IP后Vitis2023.2平台构建失败
2023.2平台构建失败原因未确定,需进一步排查
用video_aresetn复位MIPI RX IP为何崩溃?
复位前需排查时钟余量与TREADY,且复位时TX侧应处于LP状态
MIPI CSI-2 IP综合后时钟接地怎么办?
最终确认为用户自身设置错误,非Vivado问题
mipi_csi2_rx_subsystem示例综合报模块缺失
按回答建议处理后缺失文件问题解决
mipi_csi2_tx_subsystem的s_axis_tready为何常拉低?
帖中仅列出可能原因,未给出结论

相关标签

Vivado 6Vitis 2Zynq 1ILA 1Zynq UltraScale+ 1Zynq-7000 1Block Design 1clock 1synthesis 1PetaLinux 1DFX 1UltraScale+ 1

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(1191 条)