fpga.love
EN App
知识库›AMD 社区问答速查›UltraScale+

UltraScale+ 相关问答

社区里带 UltraScale+ 标签的 12 条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。

Ultrascale+ JTAG启动报CBR not done如何排查
需运行社区脚本读取error_status进一步定位,根因未确定
URAM作MicroBlaze本地存储器时MIG校准失败
URAM不支持初始化,不能作MicroBlaze本地存储器,需用BRAM;具体问题已提CR待查
UltraScale+上MIPI CSI-2 TX多速率能否用DFX实现
帖中仅确认器件支持DFX,未给出可行结论
UltraScale+ PCIe示例设计仿真elaborate失败
官方复现默认示例仿真无报错,问题原因未定位,已发送可正常仿真的工程归档
UltraScale+的VCCINT 0.85V压降允许值在哪查?
允许压降应查对应器件数据手册Table 2推荐工作条件
生成的DPHY IP实现时需指定约束文件吗?
MIPI D-PHY TX数据与时钟lane无需额外约束,需检查HP IO bank是否被多个IP共用
DFX中Critical Warning 20-2294恢复引脚失败含义
该警告可能因不同网表边界处引脚存在差异而报告
可重构Pblock布局报错如何解决
需按全局时钟可布通要求重新floorplan,避免不连续pblock
MIPI CSI2 RX在Vivado 2023.2实现报Place 30-687
引脚分配看似无误,疑为设计或版本迁移相关问题,建议禁用增量流程或重建设计
Ultrascale+ GTY IP 使用 PICXO(FRACXO) 报 OPLL0_SDM_CFG0 警告
GTY IP 目前不适合 FRACXO 模式,PICXO 模式可用且 10Gbps 已验证
Tandem PROM中PCIe TX_P/N引脚无法分配怎么办
建议参考PG213示例流程并检查综合后IO报告
ZU19原理图(电源/DDR等)如何检查?
论坛不评审个人原理图,建议用checklist和评估板原理图自查

相关标签

DFX 3Vivado 3PCIe 2critical-warning 1MIPI 1pin_assignment 1simulation 1VCCINT 1GTY 1pblock 1JTAG 1boot 1

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(1191 条)