fpga.love
EN App
知识库›AMD 社区问答速查›ILA

ILA 相关问答

社区里带 ILA 标签的 31 条问答，按原帖浏览量排序，逐条给出中文要点与原帖链接。

ILA LUT 输入未驱动导致 Opt 31-65 报错
帖中未给出明确解决方案，仍在排查中
ILA核被probes文件丢弃如何解决？
降低JTAG频率可解决该警告
ILA报错27-3312波形数据损坏如何解决
建议启用时钟分频、使用可靠free running时钟并减小采样深度
Vivado ILA 加载运行但不采集数据
多位用户复现同一问题，帖中未给出解决方案
VERSAL添加调试网络或ILA IP时报错如何解决？
缩短工程路径长度后问题解决
实现后时序不满足要求如何修复？
改用与 ILA 相同的时钟后所有警告消失
Zynq-7000 PS7 EMAC GMII经EMIO接GMII_TO_RGMII出现RX包错误
问题根因未确定，建议用ILA抓取GMII接口信号逐包分析
ILA无法使用MMCM生成的12MHz时钟？
重建MMCM并强制重编译后ILA恢复正常，确切原因未明
ILA添加总线探针时选错探针并触发设置报错
通过编辑ltx文件将同名探针net名改为唯一可规避该问题
编程后看不到ILA和VIO怎么办？
需检查ILA插入、电源/DONE引脚及JTAG模式选择
自定义IP重新打包后生成输出产品综合失败
重置并重新生成输出产品可消除错误，但ILA调试核会丢失
访问自定义IP或axi_gpio时处理器挂起
ILA显示数据与strobe有效但valid/ready不变化，根因未确定
ZC706上ILA报debug hub core未检测到怎么办
多种方法尝试后问题仍未解决，帖中无最终结论
连接ILA后出现DRC LUTLP-1组合环告警怎么办？
帖中未给出根因或解决方案
Vivado集成ILA编程时Tcl报错并崩溃
帖中未给出有效解决方案，根因未明确
开启CSI Spec V2_0和VCX后IP无输出？
重新生成IP后仍无输出，根因待查，需确认PHY lane寄存器
移除ILA后VHDL IP栈随机丢包如何解决
移除ILA后随机丢包，根因未确定
AXI 1G/2.5 Ethernet子系统SGMII无RX数据如何排查
提问者仅给出排查建议，未确认根因
两个ILA模块之一在硬件管理器中消失怎么办？
移除SD卡并设为JTAG下载后，新增的第二个ILA恢复正常显示
ILA时钟接GT的rxoutclk_out报未布线错误
GT的RXOUTCLK需经BUFG_GT输出后再驱动ILA时钟
ILA无法捕获信号且未检测到debug hub
需确保dbg_hub时钟自由运行，可先运行PS程序激活PL_clk
Vivado 2015.4 netlist flow 中 BSCANE2 无法布局
发帖人自行解决，但未说明解决方法
AXI Stream Combiner 合并两路16位数据只输出一路怎么办
需确认tvalid连接并在各AXIS接口加ILA排查
Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突
建议改用网表插入调试探针流程重试，根因未确认
ILA无法触发信号如何解决？
降低JTAG速度并确保时钟自由运行后可触发
MIPI DPHY IP接收输出全为0如何排查
需确认DPHY初始化完成并检查时钟，帖中未给出最终结论
自定义IP无法从AXI BRAM控制器读取数据
帖中未给出结论，问题未解决
综合报错FLASH_ce端口不存在于EENIC_Block实例
帖中未给出明确解决结论，仅推测逻辑被优化
RTL kernel 内含自定义 IP 的 ILA 黑盒错误如何解决？
帖中未给出明确解决方案，仅建议参考 UG1393 文档
修改后bitfile经JTAG编程报hw_server失败
问题未解决，需补充设计修改内容、时序与时钟信息
ILA调试无波形且报错如何解决
帖中未明确根因，问题未解决

相关标签

Vivado 16JTAG 6Labtools 3DRC 2clock 2timing 2AXI Stream 1ZCU102 1routing 1Versal 1IP_Flow 1ZC706 1

只做要点整理、非原文转载；帖中没给出结论的标注「社区未闭环」，技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查（1191 条）