fpga.love
EN App
知识库›AMD 社区问答速查›Zynq-7000

Zynq-7000 相关问答

社区里带 Zynq-7000 标签的 46 条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。

XC7Z045FFG900的GTX bank与引脚分配错误
应查阅UG585和UG865获取Zynq-7000收发器布局图
ZC706从Flash启动时内核镜像偏移错误如何解决
同步修改u-boot netboot偏移与flash分区大小之和即可正确定位内核镜像
Zynq-7000 PS MIO RGMII TX 信号异常如何解决?
补上 PS_MIO8 的 20k 下拉电阻后问题解决
Zynq-7000 上 OpenAMP 报内核分页请求错误
Zedboard 上未解决,仅 ZC706+SDK2018.3 可用;512MB DDR 需改地址
Zynq-7000编译CMSIS-DSP启用NEON报错
帖中未给出原因和解决方案,问题未解决
旧SDK项目导入Vitis 2020.2后build platform报makefile错误
问题未解决,建议用template xsa新建平台验证并上传完整build log
Zynq-7000 PS7 EMAC GMII经EMIO接GMII_TO_RGMII出现RX包错误
问题根因未确定,建议用ILA抓取GMII接口信号逐包分析
级联两个IDELAYE2导致其他IOBUF无法布局
通过约束禁用角落单元的IDELAYE2可解决该布局失败
xsct 2020.2 下 ps7_init.tcl 报 DAP IDCODE 无效
疑似出现 dummy_dap,需检查启动模式与 SD 卡启动镜像是否有效
Petalinux 制作 Squashfs 根文件系统后启动内核 panic 如何解决
按上述配置仍出现内核 panic,帖中未给出解决结论
VxWorks 7 BSP 如何修改 BOOT_LINE_ADRS 地址
帖中未给出明确解决方法,提问者仍在寻求其他必要修改
Zynq7020固化烧写QSPI Flash一直失败
Flash不在支持列表,换片仍失败,怀疑硬件连接问题,未定论
Zynq-7000 Petalinux 用 fpgautil -r 读 AXSS 寄存器报错
按 Zynq PL Programming wiki 操作仍报错,帖中未给出解决结论
kernel升级后USB gadget UDC不可用如何解决
问题未解决,仅建议按Wiki排查UDC占用与dr_mode配置
SDK 14.3 如何修改 BSP 交叉编译器前缀
改 BSP 设置无效,需改 EDK 源或建符号链接,但会引发头文件缺失错误
Zynq 7000 QSPI 16M限制的规避方法是否实用?
若复位期间无法保证不触发,需在每个边界复制FSBL;否则切回第一页可行
XCZ7020能否合并PS与PL电源供电?
帖中仅指向UG933第5章电源章节,未给出明确结论
Zynq-7000上运行DNNDK报DPU内存耗尽
根因是CONFIG_FORCE_MAX_ZONEORDER限制,帖中未给出具体解决步骤
Zynq 7000 更新 uboot 时断电后 golden 镜像不加载
改用 Vivado HW Manager 烧写并拉开 golden 与 update 镜像间距可解决
ZYNQ-7000 USB直连U盘无法识别,接Hub后可识别
根因未确认,建议排查USB供电与协议兼容性
GMII转RGMII IP使用时出现保持时间违例怎么办
回答建议先判断两时钟关系,异步用同步器或异步FIFO,同源不同相用同步FIFO
XC7Z045启动失败报600C,是efuse问题吗?
问题未定位,需进一步提供FSBL调试打印和寄存器状态
Zynq 7030 上 PCIe DMA/Bridge 子系统支持 DFX 吗?
XC7Z030 支持 DFX,但 PCIe 桥须置于静态区
Zybo Z7 Pcam 5C示例加MIPI CSI-2 IP后Vitis2023.2平台构建失败
2023.2平台构建失败原因未确定,需进一步排查
Vivado 13.2 Zynq 7000 自定义IP封装后实现报错
封装IP前移除OOC IP并检查Box Type设置
Zynq-7000与7系列MIS如何连接AXI4从接口?
提问不明确,仅给出DDR接口的一般性建议
PS中修改FCLK_CLK0频率为何硬件时钟不变
约束不设定时钟周期,PS时钟需在PS侧配置,但问题最终未解决
XC7Z045 用 Webpack 许可综合报错怎么办?
XC7Z045 需 Enterprise 许可,免费版仅支持 XC7Z030 等较小器件
CoraZ7构建Linux应用时bootgen写SD卡失败
问题未解决,帖中未给出根因或修复方法
Zynq-7000挂起时PS侧APB读无响应写正常?
根因未确认,怀疑与未使能时钟外设访问或GPIO访问时序相关
SDTGen 生成的 Zynq-7000 根 compatible 错误导致内核崩溃
官方已复现并内部上报,临时改根 compatible 为 xlnx,zynq-7000 可正常启动
已购功能安全包为何找不到Zynq-7000的STL支持
STL应包含在登录后的功能安全包中,PS与MicroBlaze的STL包不同
Zynq-7000 加载程序报 APB 内存访问端口禁用如何解决
建议移除重复的 ps7_init 调用,必要时开启 FSBL 调试打印排查
Zynq 7000裸机启动报0xF800010C内存读错误
故障板PS PLL无法锁定,导致ps7_init挂起并报内存读错误
Zynq-7000 L1缓存奇偶校验为何未启用且无EDAC支持?
提问者未找到启用L1奇偶校验的代码,回答者推测与ARM errata相关但未确认
MIO配置LVCMOS33但供电1.8V会否影响数据捕获
1.8V低于LVCMOS33的VIHmin 2.0V,预计无法正常工作
Zynq-7000能否用XSCT改启动模式为JTAG?
Zynq-7000无法通过XSCT改启动模式为JTAG
Vivado 2019.2/2022.1 无法获取网络许可证怎么办?
需排查网络访问、服务器安全策略及许可证版本限制
Zynq-7000访问PL AXI-Lite寄存器报内存写错误
用户新建工程重试后问题解决,具体原因未明确
Zynq 7010 QSPI/SD启动无响应,BootROM错误码查不到
疑似eFUSE中RSA认证使能导致非签名镜像启动失败,位定义尚存分歧
ZC702上AXI DMA在PL与PS间收发数据失败如何排查
需按读写方向配置DMA并确保自定义模块符合AXI4-Stream握手协议
Zynq 7000 调试 CPU1 时找不到目标怎么办?
CPU1 未被识别,疑似与 eFUSE 或 CPU1 disable 位有关,帖中未给出最终结论
PR经JTAG成功但经PS PCAP失败
字节序不匹配导致PS PCAP加载PR失败,修正后解决
Yocto升级后Zynq-7000内核启动卡住
问题未解决,等待进一步排查建议
Zynq-7000双并行QSPI超32MiB访问回绕?
6.18下EAR未写入导致超32MiB访问回绕,已提补丁,待确认是否已知问题
Zynq-7000板Mini-B USB接口松动导致Vitis无法识别
非已知问题,建议先换线,再按保修情况走RMA或第三方维修

相关标签

QSPI 7Vitis 6JTAG 4Vivado 4SDK 3eFUSE 3PetaLinux 3xsct 3BootROM 2RGMII 2Partial Reconfiguration 2License 2

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(1191 条)