fpga.love
EN App
知识库›AMD 社区问答速查›开启CSI Spec V2_0和VCX后IP无输出？

开启CSI Spec V2_0和VCX后IP无输出？

Block Design 与 IP Integrator社区未闭环原帖 8 个回答 · 556 次浏览|器件：Vivado v2022.2 / MIPI CSI-2 RX

一句话结论：重新生成IP后仍无输出，根因待查，需确认PHY lane寄存器

现象

勾选Spec V2_0和VCX Feature后Video Out无数据，ILA不触发

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00007SJ1mNSAT/mipi-csi2-rx-%E5%AD%90%E7%B3%BB%E7%BB%9F%E5%BC%8

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：MIPI CSI-2 · VCX · Vivado · ILA

就这个问题继续问 AI → ← 返回 AMD 社区问答速查