封装与引脚约束社区未闭环原帖 3 个回答 · 470 次浏览|器件：Vitis2023.2 / Zybo PCAM Demo（错误码：XPAR_XQSPIPS_0_QSPI_MODE）
一句话结论：可在 IP GUI 中修改并重新生成，但移植报错原因未明确。
下载的示例设计中 MIPI CSI2 Rx IP 的 Pixels per clock 被硬编码为4，移植到 Vitis2023.2 后平台构建报错。
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00007eFjrYSAS/the-mipi-csi2-rx-ip-in-an-downloaded-example-des
该问题涉及的器件系列（点进去看同系列其他踩坑记录）：
Zynq-7000 →相关标签：MIPI CSI-2 · Vitis · Zynq · IP GUI
就这个问题继续问 AI → ← 返回 AMD 社区问答速查