Block Design 与 IP Integrator社区未闭环原帖 8 个回答 · 367 次浏览|器件:Vivado 2021.2 / MIPI CSI-2 RX IP
一句话结论:复位前需排查时钟余量与TREADY,且复位时TX侧应处于LP状态
断言video_aresetn复位MIPI CSI-2 RX IP后IP崩溃,无数据输出且无法访问控制端口
帖中未明确;回答指出Stream line buffer full通常与video_aclk时钟配置或后端TREADY停顿有关,复位IP无法解决
本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00007saEWjSAM/i-want-to-use-videoaresetn-to-reset-mipi-rx-ip-b
相关标签:MIPI CSI-2 · video_aresetn · video_aclk · TREADY
就这个问题继续问 AI → ← 返回 AMD 社区问答速查