fpga.love
EN App
知识库›AMD 社区问答速查›clock

clock 相关问答

社区里带 clock 标签的 13 条问答，按原帖浏览量排序，逐条给出中文要点与原帖链接。

clk_fpga 单端端口却用 LVDS 标准如何解决
按板卡实际时钟输入类型选择单端或差分代码与约束
ILA无法使用MMCM生成的12MHz时钟？
重建MMCM并强制重编译后ILA恢复正常，确切原因未明
FSBL中如何修改SD卡时钟速度？
将xsdps.h中的宏改为0可避免切换到HS模式。
TIMING-17#5 非时钟驱动时序单元警告如何解决
需为该时钟网络补充时钟约束以消除警告
CPM4 NOC时钟无法连接到AXI NOC
这是Vivado 2022.1的已知bug，可通过修改aclk0属性连接，并将在2022.2修复
Vivado行为仿真找不到输入时钟怎么办
帖中未给出明确结论，仅提供删除sim目录、重建工程和升级IP等排查建议
XCZU7EV的USB3报PLL lock timeout怎么办？
原因未确认，有回答怀疑GT参考时钟输入问题
MicroBlaze与AXI互联时钟频率不匹配如何解决
需统一两侧时钟频率或用异步FIFO跨时钟域
ILA无法触发信号如何解决？
降低JTAG速度并确保时钟自由运行后可触发
VCU118上MIPI D-PHY RX引脚分配实现报错
需确保RIU_CLK由有效200MHz时钟驱动并正确约束
Versal VPK120 用 U34 引脚做自由时钟位流生成报错
帖中未给出解决方案，问题未解决
MIPI CSI-2 IP综合后时钟接地怎么办？
最终确认为用户自身设置错误，非Vivado问题
MPSOC JTAG启动FPGA及独立应用访问PL失败
问题与Vitis调试器无关，疑为时钟毛刺导致IP锁死

相关标签

Vivado 6ILA 2JTAG 2MicroBlaze 1AXI_Interconnect 1MMCM 1LVDS 1IOSTANDARD 1simulation 1IP 1MIPI CSI-2 1Block Design 1

只做要点整理、非原文转载；帖中没给出结论的标注「社区未闭环」，技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查（1191 条）