fpga.love
EN App
知识库›AMD 社区问答速查›Block Design

Block Design 相关问答

社区里带 Block Design 标签的 26 条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。

双DDR4 Block Design中ddr4_1引脚未分配报Mig 66-99
疑似缺少引脚分配XDC,建议用Example Design生成XDC
如何在block design中更改自定义IP的时钟域
需断开AXI接口连接后运行automation让工具插入CDC逻辑,400MHz时序难达成
重新打包IP后Block Design中为何看不到新增端口
该问题在Vivado 2021.1中已修复,旧版本可尝试重新打包IP
重建工程后BD中RTL模块连接丢失
该问题为2020.2已知缺陷,升级到2021.1及以上版本可修复
Vivado 2022.2 迁移后自定义IP的.coe文件未复制导致综合失败
选择NO迁移并在迁移前归档项目后.coe可被自动识别,问题解决
MIPI D-PHY core_clk 100MHz 报错如何解决?
提问者通过考虑时钟传播并修改时钟源点设置解决了问题
Vivado 无法检测自定义 IP 内 HDL 文件变更
帖中仅给出参考链接,未明确根因或解决方案
Vivado 推断网络导致多驱动网络问题
问题根因未确定,建议检查顶层连接并重新生成设计
TCL脚本重建工程时顶层文件报错
需重新生成BD wrapper文件,根因未明确
如何在Block Design中为MicroBlaze启用快速中断
Manual选FAST即可,硬件无需额外配置,软件用INTC驱动专用handler
Vivado 2020.2 打开 block design 时崩溃如何解决
清理仓库并用 write_tcl 重建工程后不再崩溃
添加或修改其他IP后RTL模块行为改变
未约束的时钟域导致实现结果不可预测,需完善时序约束并重构时钟方案
Vivado布局失败无法提交所有实例如何解决
版主建议尝试其他布局指令或2023.2版本,问题未解决
7 Series FPGAs Transceivers Wizard 为何无法加入 Block Design?
收发器 Wizard 与 IBERT 需走 RTL/IP Catalog 流程,不能加入 Block Design。
Vivado 2023.2 批处理 TCL 报模块未找到错误
问题未定位,回答者仅请求提供文件和尝试附件脚本
Block design 时序不满足要求如何排查?
Validate design 不检查时序,需在综合/实现后运行时序报告定位违例路径
Vivado Validate Design 因层级BD含AXI_Interconnect失败
改用显式cross-connect与protocol converter IP可完全解决问题
Vivado用create_bd_cell加载BD时崩溃如何排查?
版主仅建议参考另一篇Linux下Vivado段错误帖子,未给出结论
Vivado生成block design耗时超24小时怎么办?
管理软件阻止脚本执行导致生成缓慢,管理员添加排除项后解决
Block Design 中加 slice 用 11 线中 10 线验证报错
发帖人未能复现该错误,需提供 write_bd_tcl 脚本进一步排查
更换器件后Block Design被锁定如何解决
需重新生成IP以匹配新器件,但含PS的IP无法直接迁移
MIPI CSI-2 IP综合后时钟接地怎么办?
最终确认为用户自身设置错误,非Vivado问题
DFX时Verilog模块无法创建分区定义怎么办?
需先确认顶层是RTL还是BD,BD顶层应参考UG909流程
Block Design中AXI ID/USER信号位宽不匹配如何解决?
改用Verilog后该位宽不匹配问题在2024.2中解决
Vivado Block Design validate报地址段过多错误
自动分配地址可避免该问题,地址段合并依据帖中未明确
如何仅保留HDMI子系统中的发送部分?
HDMI TX与RX是不同IP,删除RX并保留Tx相关逻辑即可

相关标签

Vivado 17timing 2implementation 2TCL 2DDR4 1XDC 1AXI_Interconnect 1AXI4 1DFX 1Partial Reconfiguration 1crash 1timing_constraints 1

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(1191 条)