fpga.love
EN App
知识库›AMD 社区问答速查›MIPI CSI2 RX子系统实现报Place 30-687错误

MIPI CSI2 RX子系统实现报Place 30-687错误

Block Design 与 IP Integrator已闭环原帖 3 个回答 · 2K 次浏览|器件：xczu3eg-sfvc784-1，Bank65（错误码：Place 30-687）

一句话结论：将bg1_pin0_nc引出到引脚后布局布线完成

现象

实现MIPI CSI-2 RX时布局布线失败，报Place 30-687

根因

BD端口bg1_pin0_nc未连接到顶层，导致相关I/O无法布局

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E000073HY6OSAW/mipi-csi2-rx-subsystem-fails-implementation-with

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：

ERROR: [Place 30-687]
MIPI CSI2 RX子系统实现报Place 30-687错误

相关资料

该问题涉及的器件系列（点进去看同系列其他踩坑记录）：

Zynq UltraScale+ / MPSoC →
ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：MIPI CSI-2 · Place 30-687 · Zynq UltraScale+ · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查