fpga.love
EN App
知识库›AMD 社区问答速查›mipi_csi2_tx_subsystem的s_axis_tready为何常拉

mipi_csi2_tx_subsystem的s_axis_tready为何常拉低？

Block Design 与 IP Integrator社区未闭环原帖 个回答 · 172 次浏览|器件：Vivado V2021.2 / mipi_csi2_tx_subsystem IP

一句话结论：帖中仅列出可能原因，未给出结论

现象

摄像头数据丢包、错误包或流量较大时，s_axis_tready被常拉低

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00001WY1i9KAD/vivado-v20212%E7%89%88%E6%9C%AC%E4%B8%AD%E4%BD%B

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：Vivado · MIPI CSI-2 · s_axis_tready · backpressure

就这个问题继续问 AI → ← 返回 AMD 社区问答速查