fpga.love
EN App
知识库›AMD 社区问答速查›MIPI CSI-2 IP综合后时钟接地怎么办？

MIPI CSI-2 IP综合后时钟接地怎么办？

Block Design 与 IP Integrator已闭环原帖 3 个回答 · 292 次浏览|器件：Vivado 2022.2 / SDK 2022.2

一句话结论：最终确认为用户自身设置错误，非Vivado问题

现象

综合后原理图中MIPI等模块时钟连到GND，2019.1正常，2022.2异常

根因

提问者设置错误导致，与Vivado无关

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008Riw2KSAR/when-i-design-with-mipi-csi2ip-and-block-design-

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：MIPI CSI-2 · Vivado · Block Design · clock

就这个问题继续问 AI → ← 返回 AMD 社区问答速查