PCIe 相关问答

社区里带 PCIe 标签的 46 条问答，按原帖浏览量排序，逐条给出中文要点与原帖链接。

XDMA驱动在Ubuntu20.04下写文件报Unknown error 512

多用户复现Linux下XDMA失败，升级Vivado未解决，根因未定

Petalinux下PL PCIe x2作为根复合体BAR配置问题

BAR分配成功但Hailo驱动加载仍失败，根因未确定

Jetson Nano 上运行 run_test.sh 报无 PCIe DMA 通道

ARM 平台上出现该错误，帖中未给出解决方案

启用Tandem PROM后打开XDMA示例设计报错

问题已提交Change Request，等待AMD更新

AXI-PCIe驱动probe失败如何解决？

连接interrupt_out到PS中断并使能PL-PS中断端口后问题解决

Vivado 2018.3 是否有 AR#72992 补丁？

官方建议升级至 2020.1/2020.2，2018.3 补丁经 ezmove 私下提供

Zynq Ultrascale+ PCIe复位引脚与GEM0 MIO冲突如何解决

帖中仅建议改用GEM1/2/3，未给出保留GEM0的解决方案

如何在仿真中修改PL_EQ_BYPASS_PHASE23以启用均衡阶段2和3？

仿真中不建议使用XSDB写该寄存器，帖中未给出最终方案

PCIe DMA子系统自定义IP流传输问题

问题未解决，回答者仅提出可能方向，无明确结论

XDMA驱动加载报错Failed to detect XDMA config BAR

XDMA驱动不适用于7 Series PCIe核，需改用匹配的PCIe驱动

Zynq7000 PCIe根端口无法为端点配置BAR

问题未解决，BAR未声明原因待查

UltraScale+ PCIe示例设计仿真elaborate失败

官方复现默认示例仿真无报错，问题原因未定位，已发送可正常仿真的工程归档

Kintex 7 上 10GE 子系统引脚分配失败

需手动修改自动生成的 PCIe XDC 中冲突的 GTX 位置约束

Alveo U55C 在 Dell R750 Riser 1 插槽不稳定

更新 Dell 服务器固件后相同测试环境未再出现 HW error

Kintex-7 移除 PCIe 逻辑后 MGT TX 引脚实现报错如何避免

未驱动信号不能放在 GT 专用引脚，改约束到未用 IO 可完成构建

Alveo V80 JTAG无法识别设备如何排查

需先确认LED状态与散热，判断是否因无有效固件或过热导致

VC709 板两种供电方式能否同时使用

帖中未给出任何有效回答或结论

XDMA AXI-Lite 0x2000~0x3FFF地址导致驱动加载失败

帖中仅建议检查AER寄存器与BAR配置，未给出明确根因

VCS仿真PCIE IP时找不到xpm_cdc_async_rst等模块

改用one_step流程后仍找不到xpm_cdc_async_rst，问题未解决

VCU118如何搭建基础PCIe AXI-Lite接口

需将板卡插入主机PCIe插槽，loopback板不能用于主机通信，可考虑XDMA

z7035 pcie_7x tandem prom布线报17-1548

告警疑为脚本foreach循环过多，与驱动感叹号无关，根因未确认

AXI-PCIe Bridge 从端口为何偶发 SLVERR？

帖中仅指向 AXI 规范与 PG055 所列场景，未给出具体根因

AER非致命错误后桥头日志TLP头如何分析？

帖中仅追问症状，未给出分析结论

Zynq 7030 上 PCIe DMA/Bridge 子系统支持 DFX 吗？

XC7Z030 支持 DFX，但 PCIe 桥须置于静态区

Alveo U50 PCIe DMA 下 AXI-Lite 访问用户逻辑失败

问题未定位，建议查 BAR0、用 ILA 探测并试 example design

U280加速卡在Dell R7525服务器上无法装入PCIe插槽

需确认服务器riser配置是否匹配U280的物理尺寸

ZynqMP PS PCIe接三星970 EVO Plus出现slave error如何排查

链路正常但NVMe上层异常，根因未确定，需对比lspci属性并加调试打印

复制寄存器被放入错误pblock如何解决

建议在place_design前重新分配复制寄存器pblock，或升级Vivado 2023.1验证

Vivado实现阶段AXI PCIe报DRC REQP-52如何解决

GTGREFCLK不允许使用，需检查REFCLK是否经BUFG驱动

PCIe IP 1Dword读的CC_DESC与CC_TKEEP如何取值

CC_DESC计数为1时CC_TKEEP为1F，payload起始位置不同则相应调整

PCB已生产但PCIE引脚顺序错误如何调整

可通过place_design的tcl.pre脚本重排引脚，但部分芯片PCIe通道规则严格可能不允许交换

同一约束文件2015.2满足时序而2016.2出现保持违例

同一路径2016.2要求变为0.000ns而2015.2为100.00ns，根因未定

Vivado报错IPAD_X1Y0未bonded无法设置LOC

将LOC属性改为当前硬件对应位置即可解决

QDMA扩展ROM配置未传入IP如何解决

升级到Vivado 2022.2的QDMA 5.0 IP可解决该问题

Vivado 2023.2 升级后 PCIe IP 报 12-2285 无法设置 LOC

重新生成 IP 后问题依旧，帖中无最终结论

xczu4ev配置PCIe Endpoint模式后petalinux启动崩溃

Endpoint模式下nwl_pcie_probe触发SError导致启动崩溃，原因未明

PCIe示例设计中DMA读写失败如何配置

问题未解决，仅确认器件与默认IP配置

如何在xc7a100tfgg676-1上用BLOCK 213实现PCIe端点？

帖中未给出可行结论，仅列出约束片段

ZU47DR上PCIe DMA/Bridge IP导致内核启动CPU stall如何解决

问题未解决，需确认驱动与系统配置

ZYNQ7000 XDMA AXI位宽128/64时PCIE异常

问题在参考设计中仍复现，根因尚未定位

X3522网卡报unknown header type 7F错误如何解决

原因未定，建议禁用iommu并提交支持案例

Tandem PROM中PCIe TX_P/N引脚无法分配怎么办

建议参考PG213示例流程并检查综合后IO报告

XDMA dma_to_device 间歇报错512是什么原因？

x86正常、ARM64间歇报错512，官方称ARM非支持平台

Tandem PROM PCIe示例仿真报startup_i未声明

问题未解决，仅询问了Vivado版本和仿真器

VP120 CPM AXI Bridge RC模式EP重上电后DMA读失败

EP重上电后RC到EP的DMA失败，根因未确认，可尝试检查cq_np_req或去掉中断初始化

VP1202 CPM设为Gen4x16时PCIe无法link成功

回答1称对RC和EP各复位一次后Gen4x16可link成功

PCIe 相关问答

相关标签