fpga.love
EN App
知识库›AMD 社区问答速查›Zynq Ultrascale+ PCIe复位引脚与GEM0 MIO冲突如何解决

Zynq Ultrascale+ PCIe复位引脚与GEM0 MIO冲突如何解决

封装与引脚约束社区未闭环原帖 9 个回答 · 884 次浏览|器件：Zynq Ultrascale+ / Vivado

一句话结论：帖中仅建议改用GEM1/2/3，未给出保留GEM0的解决方案

现象

Vivado中PS-PCIe的MIO引脚与GEM0 RGMII的MIO引脚重叠，无法同时分配

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpMcGSAU/zynq-ultrascale-pcie-reset-pin-assignment-issue

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错LVDS_25输出端口在布局时报错如何解决XC7Z045FFG900的GTX bank与引脚分配错误

相关标签：Zynq Ultrascale+ · PCIe · MIO · GEM

就这个问题继续问 AI → ← 返回 AMD 社区问答速查