fpga.love
EN App
知识库›AMD 社区问答速查›Kintex-7 移除 PCIe 逻辑后 MGT TX 引脚实现报错如何避免

Kintex-7 移除 PCIe 逻辑后 MGT TX 引脚实现报错如何避免

PCIe / XDMA已闭环原帖 9 个回答 · 478 次浏览|器件：Vivado 2019.1 / Kintex-7

一句话结论：未驱动信号不能放在 GT 专用引脚，改约束到未用 IO 可完成构建

现象

GPP_INSTALLED=0 移除 PCIe 逻辑后生成比特流报错，GPP_tx_p/n 无驱动

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U000061e8itSAA/how-do-you-avoid-an-implementation-error-if-usin

相关资料

Alveo U55C 在 Dell R750 Riser 1 插槽不稳定Vivado 2018.3 是否有 AR#72992 补丁？CPM4 NOC时钟无法连接到AXI NOC

相关标签：Kintex-7 · PCIe · GTX · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查