fpga.love
EN App
知识库›AMD 社区问答速查›Alveo U50 PCIe DMA 下 AXI-Lite 访问用户逻辑失败

Alveo U50 PCIe DMA 下 AXI-Lite 访问用户逻辑失败

DMA 传输社区未闭环原帖 2 个回答 · 389 次浏览|器件：Alveo U50 / Xilinx DMA IP Reference drivers / Linux

一句话结论：问题未定位，建议查 BAR0、用 ILA 探测并试 example design

现象

DMA 经参考驱动工作正常，但通过 AXI-Lite 访问用户逻辑失败

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U000061h7BNSAY/i-have-pcie-dma-subsystem-on-my-alveo-u50-board-

相关资料

Vivado中TPG模块报Synth 8-439未找到如何解决？Petalinux 2021 升级后摄像头报 no vdma channel found 且 HDMI 无数据如何解决Linux内核如何修改安全寄存器intfpdcci_intfpdmain_ib_aw_b？

相关标签：PCIe · DMA · AXI-Lite · Alveo U50

就这个问题继续问 AI → ← 返回 AMD 社区问答速查