fpga.love
EN App
知识库›AMD 社区问答速查›VP120 CPM AXI Bridge RC模式EP重上电后DMA读失败

VP120 CPM AXI Bridge RC模式EP重上电后DMA读失败

UltraScale+ / MPSoC社区未闭环原帖 8 个回答 · 194 次浏览|器件：VP1202 / CPM controller0 / AXI Bridge RC / Vitis

一句话结论：EP重上电后RC到EP的DMA失败，根因未确认，可尝试检查cq_np_req或去掉中断初始化

现象

EP断电重上电后，RC枚举和BAR访问正常，EP到RC的DMA正常，RC到EP的DMA失败

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00000nHDgAKAW/versal-vp120-cpm%E6%A8%A1%E5%9D%97axi-bridge-rc-

相关资料

该问题涉及的器件系列（点进去看同系列其他踩坑记录）：

Versal →
dp_rx_subsystem_1.4例程MSA值错误且rx_fifo_overflowILA无法捕获信号且未检测到debug hubILA时钟接GT的rxoutclk_out报未布线错误

相关标签：Versal · CPM · PCIe · DMA

就这个问题继续问 AI → ← 返回 AMD 社区问答速查