如何在xc7a100tfgg676-1上用BLOCK 213实现PCIe端点？

PCIe / XDMA社区未闭环原帖 9 个回答 · 298 次浏览|器件：xc7a100tfgg676-1

一句话结论：帖中未给出可行结论，仅列出约束片段

现象

不加约束时引脚总被放到Block 216，加约束后总出现布线错误

帖中未明确

set_property LOC IBUFDS_GTE2_X0Y0 [get_cells {Top_i/util_ds_buf/U0/USE_IBUFDS_GTE2.GEN_IBUFDS_GTE2[0].IBUFDS_GTE2_I}]
set_property PACKAGE_PIN AA13 [get_ports {pcie_clkin_clk_p[0]}]
set_property LOC GTPE2_COMMON_X0Y1 [get_cells -hierarchical -filter NAME=~*gtpe2_common_i]
set_property PACKAGE_PIN D5 [get_ports {pcie_clkreq_l[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {pcie_clkreq_l[0]}]
set_property PACKAGE_PIN E5 [get_ports pci_reset]
set_property IOSTANDARD LVCMOS33 [get_ports pci_reset]
set_property LOC GTPE2_CHANNEL_X0Y0 [get_cells {Top_i/xdma_0/inst/Top_xdma_0_0_pcie2_to_pcie3_wrapper_i/pcie2_ip_i/inst/inst/gt_top_i/pipe_wrapper_i/pipe_lane[0].gt_wrapper_i/gtp_channel.gtpe2_channel_i}]
set_property PACKAGE_PIN AD12 [get_ports {pcie_mgt_rxn[0]}]
set_property PACKAGE_PIN AC12 [get_ports {pcie_mgt_rxp[0]}]

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008RJCtYSAX/how-to-implement-pci-ex-endpoint-on-xc7a100tfgg6