fpga.love
EN App
知识库›AMD 社区问答速查›AXI-Lite

AXI-Lite 相关问答

社区里带 AXI-Lite 标签的 7 条问答，按原帖浏览量排序，逐条给出中文要点与原帖链接。

如何重新生成自定义IP缺失的make文件？
帖中无人给出解决方案，提问者回退到早期提交恢复旧文件
RGMII模式下如何用示例设计配置以太网PHY
需参考PHY数据手册与example_design仿真实现寄存器配置，具体修改帖中未明确
XDMA AXI-Lite 0x2000~0x3FFF地址导致驱动加载失败
帖中仅建议检查AER寄存器与BAR配置，未给出明确根因
VCU118如何搭建基础PCIe AXI-Lite接口
需将板卡插入主机PCIe插槽，loopback板不能用于主机通信，可考虑XDMA
Alveo U50 PCIe DMA 下 AXI-Lite 访问用户逻辑失败
问题未定位，建议查 BAR0、用 ILA 探测并试 example design
HLS导出AXI Lite IP后无输出怎么办
帖中仅建议先验证co-sim是否正常，未给出结论
Zynq-7000访问PL AXI-Lite寄存器报内存写错误
用户新建工程重试后问题解决，具体原因未明确

相关标签

PCIe 3XDMA 2RGMII 1DMA 1Vivado 1IP_Packager 1Zynq-7000 1Vitis 1HLS 1cosimulation 1VCU118 1

只做要点整理、非原文转载；帖中没给出结论的标注「社区未闭环」，技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查（1191 条）