Zynq7000 相关问答

社区里带 Zynq7000 标签的 33 条问答，按原帖浏览量排序，逐条给出中文要点与原帖链接。

PetaLinux 2023.2 构建 Zynq7000 FSBL 报错

需在 petalinuxbsp.conf 和 system-user.dtsi 中指定 axi_uart16550_0 为控制台

Zynq7000 EMMC经EMIO接sdio1驱动加载报CMD0超时-110如何解决

按帖中建议修改设备树并核对EMIO延迟后问题仍未解决，根因未确认

MIPI差分端口报单端LVCMOS18错误如何解决

Zynq 7000需仿真MIPI D-PHY，HS改HSTL/LVDS、LP改LVCMOS12

Zynq7000 FSBL 无法从 QSPI flash 启动

启用 Quad 模式或将总线宽度改为 1bit 后可正常从 QSPI 启动

ZYNQ 7000 通过板载 QSPI Flash 编程失败

问题未解决，仅提出排查与绕过建议

Zynq 7000 从 XSA 生成平台失败

lopper 地址映射解析缺陷，修改脚本或使用最新 lopper 可解决

ZYNQ7000编译CMSIS DSP库命令行过长无法生成elf怎么办

可先用CMake将CMSIS DSP库编译为静态库再在Vitis工程中引用

Vivado Hardware Manager 连接 Zynq7000 上的 xvcServer 失败，报 Invalid cmd "E"

选择 local 服务器即可正常连接远程 XVC 服务器

Zynq 7000 与 PC 间 UDP 多次传输如何解决同步问题？

问题定位为 FIFO 复位未清空数据，但帖中未给出解决办法

ZYNQ7000下载程序后FPGA_DONE无法保持拉高

看门狗复位是主因，去除后JTAG正常；SD卡电阻误焊另行修复

交叉编译报错 cannot find -lz 如何解决

工具链不带 zlib，需自行编译 libz.so 后重新链接

如何修复BD 5-390找不到axi_interconnect IP定义

帖中仅确认环境并追问其他告警，未给出解决方案

Zynq7000与DP83867 RGMII接口是否有已知问题

refclk需为33.33MHz，32MHz下以太网接口不工作

Vitis编译平台报XilSleepTimer_Init未定义引用

检查BSP库勾选并清理重建平台可尝试解决

Zynq 7000 上 ISR 中使用 FreeRTOS 队列断言失败

降低中断优先级到19后断言仍失败，原因未确定

ZYNQ7000从QSPI搬运比特流到DDR动态重配置DONE灯不亮

重配置前需刷新DCache到DDR，确保比特流数据完整写入内存

Zynq7000 PCIe根端口无法为端点配置BAR

问题未解决，BAR未声明原因待查

PetaLinux v2021.2 构建报错 xsdps.h 缺失

帖中未给出解决方案，问题未解决

Zynq7000 SPI片选空闲时如何拉低为0

建议在设计中加2x1 MUX并由软件控制选择引脚

Zynq7000 GIC嵌套中断在F2P IRQ处理中崩溃

开启嵌套中断后程序崩溃，帖中无明确根因

Zynq7000 AXI GPIO Linux中断注册失败(-22)

修改设备树中断类型后可正确注册中断

Zynq 7000 通过 AXI_IIC 读取 INA219 电压电流失败

帖中未给出明确根因，建议先用示波器排查 I2C 总线并参考示例代码修改地址

Zynq7000 NAND 如何启用 BCH 软件 ECC？

Zynq7000 的 u-boot 不支持软件 ECC，帖中问题未解决

OpenAMP echo-test在zynq7000上报carveout不匹配错误

按建议修改设备树与链接脚本后错误依旧，问题未解决

Petalinux 14.7 在 Zynq7000 上构建失败如何解决？

补丁未生效，根因待日志分析，帖中未给出最终结论

Zynq 7000 lwip202_v1_2 中如何修改 RX Buffer 长度？

帖中未给出结论，问题仍未解决

Zynq7000 QSPI Flash读取特定数据时Xil_AssertNonVoid死循环

数组长度声明与实际使用不一致导致越界访问

改MIO16 IO标准为CMOS2v5能修复Tx信号完整性吗？

改IO标准只是改变驱动强度，不是可靠修复，建议改驱动强度设置

ZYNQ7000 XDMA AXI位宽128/64时PCIE异常

问题在参考设计中仍复现，根因尚未定位

ZYNQ7000 ENET1 MIO模式无法发送数据包

通过强制ENET1时钟位与ENET0一致可临时发送，根因待查

ZedBoard GPIO中断驱动gpio_request返回-517如何解决

提问者尝试博客及多处资料均未解决，帖中无最终结论

Zynq 7000 部分板卡 QSPI/JTAG 启动时 DDR Init 失败

问题仅出现在部分板卡，根因未确认，等待新版本板卡验证

Zynq7000 PL顶层信号无法分配引脚怎么办

PS仅通过AXI4总线接口或GPIO支持输入输出，需用这些信号连接

Zynq7000 相关问答

相关标签