fpga.love
EN App
知识库›AMD 社区问答速查›LOC

LOC 相关问答

社区里带 LOC 标签的 6 条问答，按原帖浏览量排序，逐条给出中文要点与原帖链接。

IDELAYCTRL未LOC或未分组报错如何解决
每个IODELAY_GROUP只放一个IDELAYCTRL且不设LOC，工具会自动复制
Verilog属性设置LOC约束被Vivado忽略
在primitive cell上添加BEL/LOC属性可生效
ZCU102改型号后Place 30-143 GT布局失败如何解决
需将三组GT参考钟与GT_CHANNEL约束到同一列，并据板卡实际规划LOC
Vivado报错IPAD_X1Y0未bonded无法设置LOC
将LOC属性改为当前硬件对应位置即可解决
Vivado 2023.2 升级后 PCIe IP 报 12-2285 无法设置 LOC
重新生成 IP 后问题依旧，帖中无最终结论
V80 10G/25G以太网示例写设备镜像失败因dclk无LOC约束
通过I/O Ports选GT refclk LOC，并用CIPS生成100MHz时钟作dclk

相关标签

Vivado 3PCIe 2ZCU102 1Ethernet 1IP 1Verilog 1

只做要点整理、非原文转载；帖中没给出结论的标注「社区未闭环」，技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查（1191 条）