fpga.love
EN App
知识库›AMD 社区问答速查›AXI-PCIe Bridge 从端口为何偶发 SLVERR？

AXI-PCIe Bridge 从端口为何偶发 SLVERR？

PCIe / XDMA社区未闭环原帖 9 个回答 · 428 次浏览|器件：Artix7 / AXI Memory Mapped to PCIe Gen2 v2.9（错误码：SLVERR）

一句话结论：帖中仅指向 AXI 规范与 PG055 所列场景，未给出具体根因

现象

FPGA 内 AXI 读请求发往 AXI-PCIe Bridge 时偶发从端口 SLVERR

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00006tZrK2SAK/axi-memory-mapped-to-pcie-gen2-v29why-do-i-spora

相关资料

Alveo U55C 在 Dell R750 Riser 1 插槽不稳定Vivado 2018.3 是否有 AR#72992 补丁？CPM4 NOC时钟无法连接到AXI NOC

相关标签：AXI · PCIe · SLVERR · PG055

就这个问题继续问 AI → ← 返回 AMD 社区问答速查