fpga.love
EN App
知识库›AMD 社区问答速查›DDR3

DDR3 相关问答

社区里带 DDR3 标签的 18 条问答，按原帖浏览量排序，逐条给出中文要点与原帖链接。

MIG 7 Series 时钟布线 DRC RTRES-1 报错如何解决
多位用户遇到同一报错，帖中未给出有效解决办法
MIG DDR3 DQ 引脚分配到 E12 报错如何解决
按新版 HAPS 80 手册连接，避免 DQ 落在 N1/N12 引脚
Vitis中MicroBlaze的DDR3内存测试失败
需核对DRAM参数，尤其是延迟、时钟频率和地址总线宽度
DDR3 MIG sys_clk失锁：LVDS与DIFF_SSTL15如何选？
LVDS在1.5V HP bank可用，但失锁根因未确认
打开MIG IP配置窗口报child process exited abnormally
问题未解决，仅确认Vivado 2015.4下可正常定制MIG
Spartan 6 MIG DDR3 校准失败原因？
校准失败于输入端接阶段，根因未确定，问题未解决
Kintex-7 DDR3 MIG示例设计仿真init_calib_complete不拉高
示例设计仿真可正常，用户设计需检查DDR3模型关联与时钟复位
如何优化DDR3 MIG 7系列内存控制器功耗
帖中未给出具体答案，建议查阅RTL或联系Xilinx FAE
Vivado 2021.1 DDR3 MIG IP MMCM 布线报错如何解决
需核对输入时钟周期约束与 MIG 中 CLKIN_PERIOD 是否一致，使 VCO 落在 600-1200 内
两片DDR3并联32位仿真init_calib_complete不拉高
修改ddr3_model_parameters.vh预定义参数匹配32位并联后仿真通过
拖入DDR3/SDRAM时MIG报IP_Flow 19-3460错误
建议参考Digilent论坛相关帖子中的解决方案
DDR3 IP 实现后无法生成比特流
DDR3 IP 实现后存在部分布线网络导致无法生成比特流
DDR3与PLL工程实现后出现部分布线网络错误
帖中未给出原因或解决方案
3路AXI VDMA配MIG 7与DDR3带宽不足如何配置
带宽需求需按读写双倍计算，约为8 Gbps
DDR3 IP 实现后出现未布线网络无法生成比特流
问题被指向另一篇帖子，帖中未给出根因或解决结论
MIG修改DQ引脚位置报Place:1073错误
DQ交换须限制在同一数据组内，硬件交换即可，无需改XDC
ML605板DDR3 MIG示例设计不工作
需进一步检查时钟连接、复位状态及仿真确认
Vivado 2017.2 中 Arty A7-100 拖入 DDR3 时板卡加载卡住
问题未解决，版主建议改用最新版 Vivado

相关标签

MIG 15Vivado 3simulation 2bitstream 2DRC 2power 1Windows10 1Spartan-6 1calibration 1Kintex-7 1ISE 1MMCM 1

只做要点整理、非原文转载；帖中没给出结论的标注「社区未闭环」，技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查（1191 条）