fpga.love
EN App
知识库›AMD 社区问答速查›MIG 7 Series 时钟布线 DRC RTRES-1 报错如何解决

MIG 7 Series 时钟布线 DRC RTRES-1 报错如何解决

DDR / MIG社区未闭环原帖 9 个回答 · 877 次浏览|器件：Vivado 2023.2 / Artix-7 XC7A200T-1SBG484C / Nexys Video / MT41K256M16HA-187E（错误码：DRC RTRES-1）

一句话结论：多位用户遇到同一报错，帖中未给出有效解决办法

现象

生成比特流时报 DRC RTRES-1，问题网络为 clk_wiz_1/inst/clk_out2（200MHz 参考时钟）

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005ZMiBDSA1/mig-7-series-clocking-problem-drc-rtres1-backbon

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：

ERROR: [DRC RTRES-1]
DRC RTRES-1：时钟网络被设为 BACKBONE 但未使用骨干资源

相关资料

Vivado生成MIG IP报XML_INPUT_FILE参数校验失败如何解决DDR4参考时钟BUFGCE-MMCM布局次优报错如何解决两片DDR3并联32位仿真init_calib_complete不拉高

相关标签：MIG · DDR3 · clocking · DRC

就这个问题继续问 AI → ← 返回 AMD 社区问答速查