fpga.love
EN App
知识库›AMD 社区问答速查›bitstream

bitstream 相关问答

社区里带 bitstream 标签的 22 条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。

定义IOSTANDARD时写bitstream报DRC NSTD-1错误怎么办?
取消All Inputs并核对端口名与XDC一致后可正常生成bitstream
ISE中如何将启动时钟改为JTAG CLK?
需在ISE中将启动时钟选项改为JTAG,但14.7下的具体位置帖中未确认
约束中已定义IOSTANDARD却报未分配错误
问题未解决,疑似将PS侧引脚在xdc中分配导致
Vivado 2021.2 生成比特流报错但无具体错误
建议查看实现日志并在 TCL 控制台重新生成比特流以定位错误
Vivado 2020.2 生成 MicroBlaze 比特流报错如何解决?
需为报错端口设置 LOC 和 IOSTANDARD 属性后再生成比特流
生成比特流时报Common 17-165错误怎么办
回答建议修正show_objects命令中name参数的空格写法
MIPI DSI TX IP 生成比特流报错如何解决?
改为 Shared Logic in core 并接 200 MHz 时钟后比特流生成成功
XDC约束中括号与方括号混用导致无法生成比特流
将XDC中信号的圆括号改为方括号后问题解决
生成比特流后出现时序错误如何解决
信息不足,需提供时序报告和时钟结构才能定位
KV260用BOOT.BIN启动后Bitstream未加载
Kria K26的Bitstream加载机制与传统MPSoC不同,需按专用文档处理
DDR3与PLL工程实现后出现部分布线网络错误
帖中未给出原因或解决方案
烧写bitstream时VCCINT掉电导致失败
不同时钟频率导致结果不同,根因尚未确定
DDR3 IP 实现后出现未布线网络无法生成比特流
问题被指向另一篇帖子,帖中未给出根因或解决结论
同一设计两个bit文件一个能跑一个不能跑的原因?
问题未定位,需进一步排查CDC约束与false path设置
Zynq RFSoC加载bit文件后VCCINT电流超25A
现象已描述,根因未确定,待提供.xpe与测量细节
已添加许可证为何比特流生成仍失败?
需确认浮动许可证工具版本是否已升级至Flex 11.17.2.0
Versal VPK120 用 U34 引脚做自由时钟位流生成报错
帖中未给出解决方案,问题未解决
JTAG烧写bitstream报PL电源关闭错误
问题已修复,提问者称根因是烧写bitstream后掉电
XCKU15P Tandem PCIe 第二阶段加载失败
问题未解决,帖中无明确根因或结论
ZCU102从SD卡启动Petalinux时bitstream未加载且10G信号中断
问题未解决,仅被引导参考Xilinx文章70504
Vivado 2021.1 生成比特流时 IP 综合报错
版主询问综合日志错误、操作系统及 BD 文件,帖中无结论
Zynq Ultrascale+ bank67 过压后如何判断芯片是否损坏
帖中未给出验证方法,仅建议更换芯片并修正电源

相关标签

Vivado 8IOSTANDARD 4JTAG 3power 3timing 2BOOT.BIN 2VCCINT 2DDR3 2XDC 2CDC 1ISE 1KV260 1

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(1191 条)