DDR 校准与 MIG已闭环原帖 2 个回答 · 396 次浏览|器件：MIG IP core / DDR3 SDRAM MCB（错误码：Place:1073）
一句话结论：DQ交换须限制在同一数据组内，硬件交换即可，无需改XDC
修改MIG IP的DQ0-15引脚位置后综合/实现报Place:1073错误
帖中未明确；回答指出DQ只能在数据组内交换，Vivado工程中不能改XDC引脚
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006iHjQaSAK/error-on-changing-memory-interface-generator-pin
相关标签：MIG · DDR3 · pin swap · Place:1073
就这个问题继续问 AI → ← 返回 AMD 社区问答速查