fpga.love
EN App
知识库›AMD 社区问答速查›DRC

DRC 相关问答

社区里带 DRC 标签的 19 条问答，按原帖浏览量排序，逐条给出中文要点与原帖链接。

Artix-7 MIG7 IOSTANDARD与Bank电压冲突如何解决
移除冲突端口的IOSTANDARD约束后DRC错误消除，剩余警告多数可忽略
两个以太网IP的IODELAY组冲突DRC报错如何解决
对IDELAYCTRL与IDELAYE2同时设置IODELAY_GROUP并约束LOC后DRC解决
AXI 1G/2.5G Ethernet IP 实现 RGMII 时 DRC PLOD-1 报错
错误源于器件 RGMII 实现的 PCB 设计规则，帖中未给出具体解决方案
MIG 7 Series 时钟布线 DRC RTRES-1 报错如何解决
多位用户遇到同一报错，帖中未给出有效解决办法
JTAG-AXI IP 在 Vivado 2021.2 中报 BRAM CLOCK_DOMAINS 错误怎么办？
修改 CLOCK_DOMAINS 后仍报新错误，问题未解决，等待官方更新
差分信号约束文件报错如何处理？
改用LVDS约束并指定H9/G9引脚可生成比特流，但时钟频率是否合规仍存疑
Pblock报DRC HDPR-6逻辑非法放置怎么办
非工具内部错误，需修改Pblock区域使其不覆盖该静态逻辑
VC707用户时钟AL34网络未布线DRC警告
检查端口结构，用输入差分端口直接驱动IBUFGDS
如何理解pblock布局规划DRC错误？
需移除原pblock的全局时钟资源或为每个PR pblock复制全局时钟资源
连接ILA后出现DRC LUTLP-1组合环告警怎么办？
帖中未给出根因或解决方案
DDR3 IP 实现后无法生成比特流
DDR3 IP 实现后存在部分布线网络导致无法生成比特流
Nexys 4 Video板DRC引脚约束错误如何解决
使用NexysVideo_Master.xdc补齐端口IOSTANDARD后解决
ZCU106实现时IOSTANDARD报错如何解决？
错误源于驱动强度12mA不被支持，需修改该引脚驱动强度
Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突
建议改用网表插入调试探针流程重试，根因未确认
Vivado实现阶段AXI PCIe报DRC REQP-52如何解决
GTGREFCLK不允许使用，需检查REFCLK是否经BUFG驱动
VCU118上MIPI D-PHY RX引脚分配实现报错
需确保RIU_CLK由有效200MHz时钟驱动并正确约束
Vivado2022.2 布局布线阶段时钟未完全布线报错
帖中仅复述报错，未给出根因或解决方案
Alveo 250 write_bitstream 报 resetn_0 端口 DRC 错误如何解决
问题未解决，发帖人请求提供 routed.dcp 进一步排查
ZCU102移植到ZCU106后DRC未布线网络错误如何解决
建议对相关IBUF_OUT网络设置CLOCK_DEDICATED_ROUTE FALSE，但根因未确认

相关标签

Vivado 10IOSTANDARD 4ILA 2ZCU106 2pblock 2DDR3 2MIG 2RGMII 1AXI Ethernet 1write_bitstream 1XDC 1ZC706 1

只做要点整理、非原文转载；帖中没给出结论的标注「社区未闭环」，技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查（1191 条）