fpga.love
EN App
知识库›AMD 社区问答速查›Vivado 2021.1 DDR3 MIG IP MMCM 布线报错如何解决

Vivado 2021.1 DDR3 MIG IP MMCM 布线报错如何解决

DDR / MIG社区未闭环原帖 4 个回答 · 534 次浏览|器件:Vivado 2020.1/2021.1 / xc7s50csga324-1

一句话结论:需核对输入时钟周期约束与 MIG 中 CLKIN_PERIOD 是否一致,使 VCO 落在 600-1200 内

现象

相同 DDR3 MIG 配置在 Vivado 2021.1 布线时出现 MMCM 错误

根因

帖中未明确;回答推测输入时钟周期约束与 MIG Wizard 中 CLKIN_PERIOD 不一致,导致 MMCM 的 VCO 超出 600-1200 范围

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006xV2FPSA0/i-have-tested-the-ddr3-memory-controller-ip-core

相关资料

Vivado生成MIG IP报XML_INPUT_FILE参数校验失败如何解决DDR4参考时钟BUFGCE-MMCM布局次优报错如何解决两片DDR3并联32位仿真init_calib_complete不拉高

相关标签:DDR3 · MIG · MMCM · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查