fpga.love
EN App
知识库›AMD 社区问答速查›DDR3与PLL工程实现后出现部分布线网络错误

DDR3与PLL工程实现后出现部分布线网络错误

DDR / MIG社区未闭环原帖 3 个回答 · 434 次浏览|器件:原帖未注明(错误码:DRC RTSTAT-2)

一句话结论:帖中未给出原因或解决方案

现象

综合与实现显示成功,但提示failed nets;生成比特流时报DRC RTSTAT-2部分布线错误

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006sChqlSAC/i-created-a-project-with-ddr3-and-pll-ip-run-syn

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条,含现象、根因与可执行步骤:

ERROR: [DRC RTSTAT-2]
IBUFDS输出驱动两个IDELAYE2导致DRC RTSTAT-2

相关资料

Vivado生成MIG IP报XML_INPUT_FILE参数校验失败如何解决DDR4参考时钟BUFGCE-MMCM布局次优报错如何解决两片DDR3并联32位仿真init_calib_complete不拉高

相关标签:DDR3 · PLL · RTSTAT-2 · bitstream

就这个问题继续问 AI → ← 返回 AMD 社区问答速查