fpga.love
EN App
知识库›AMD 社区问答速查›如何优化DDR3 MIG 7系列内存控制器功耗

如何优化DDR3 MIG 7系列内存控制器功耗

DDR / MIG社区未闭环原帖 1 个回答 · 534 次浏览|器件:MIG 7 Series

一句话结论:帖中未给出具体答案,建议查阅RTL或联系Xilinx FAE

现象

用户想通过修改刷新暂停和设计仲裁/调度算法优化DDR3 MIG功耗,但UG586未覆盖相关问题

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpfwCSAQ/i-want-to-to-optimize-the-power-in-ddr3-mig-7-se

相关资料

Vivado生成MIG IP报XML_INPUT_FILE参数校验失败如何解决DDR4参考时钟BUFGCE-MMCM布局次优报错如何解决两片DDR3并联32位仿真init_calib_complete不拉高

相关标签:MIG · DDR3 · power · arbiter

就这个问题继续问 AI → ← 返回 AMD 社区问答速查