fpga.love
EN App
知识库›AMD 社区问答速查›DDR3 MIG sys_clk失锁：LVDS与DIFF_SSTL15如何选？

DDR3 MIG sys_clk失锁：LVDS与DIFF_SSTL15如何选？

封装与引脚约束社区未闭环原帖 9 个回答 · 632 次浏览|器件：Zynq-7000 / MIG / ZC706

一句话结论：LVDS在1.5V HP bank可用，但失锁根因未确认

现象

5块板中1块sys clock失锁，疑与IOSTANDARD/端接/振荡器有关

根因

帖中未明确；提问者倾向为器件或焊接问题，但ZC706示例用DIFF_SSTL15与MEMS振荡器Vcm不匹配的疑问未获解答

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006iHvpASAS/ddr3-mig-issues-iostandardterminationoscillator-

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错LVDS_25输出端口在布局时报错如何解决XC7Z045FFG900的GTX bank与引脚分配错误

相关标签：DDR3 · MIG · LVDS · IOSTANDARD

就这个问题继续问 AI → ← 返回 AMD 社区问答速查