fpga.love
EN App
知识库›AMD 社区问答速查›Vivado行为仿真找不到输入时钟怎么办

Vivado行为仿真找不到输入时钟怎么办

IP 打包与升级社区未闭环原帖 6 个回答 · 545 次浏览|器件:Vivado / Nexys A7

一句话结论:帖中未给出明确结论,仅提供删除sim目录、重建工程和升级IP等排查建议

现象

行为仿真失败,提示找不到某些输入时钟

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00005SgvizSAB/hi-all-i-am-fairly-new-to-vivado-coming-mainly-f

相关资料

该问题涉及的器件系列(点进去看同系列其他踩坑记录):

Artix-7 →
Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办?Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签:Vivado · simulation · clock · IP

就这个问题继续问 AI → ← 返回 AMD 社区问答速查