fpga.love

EN App

知识库›AMD 社区问答速查›TIMING-17#5 非时钟驱动时序单元警告如何解决

TIMING-17#5 非时钟驱动时序单元警告如何解决

Vivado 报错与许可社区未闭环原帖 3 个回答 · 656 次浏览|器件：Vivado（错误码：TIMING-17#5）

一句话结论：需为该时钟网络补充时钟约束以消除警告

现象

寄存器时钟引脚未被时序时钟到达，报 Critical Warning

根因

该时钟网络上缺少正确的时序约束，工具无法进行时序分析

可尝试的处理步骤

使用 Vivado Timing Constraints wizard 帮助识别缺失的时钟约束

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008aJCL3SAO/how-to-resolve-this-issuetiming175-critical-warn

相关资料

route_design报10734信号拥塞未布通怎么办 Vivado中传感器demosaic IP无法综合如何解决？Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签：Vivado · Timing Constraints · TIMING-17 · Clock

就这个问题继续问 AI → ← 返回 AMD 社区问答速查