封装与引脚约束社区未闭环原帖 个回答 · 1.15K 次浏览|器件：原帖未注明（错误码：IOSTDTYPE-1）
一句话结论：按板卡实际时钟输入类型选择单端或差分代码与约束
DRC IOSTDTYPE-1 报错：clk_fpga 为单端端口但 IOStandard 为 LVDS
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00006Z7r0USAR/drc-iostdtype1-iostandard-type-io-port-clkfpga-i
相关标签：IOSTDTYPE-1 · LVDS · IOStandard · clock
就这个问题继续问 AI → ← 返回 AMD 社区问答速查