fpga.love
EN App
知识库›AMD 社区问答速查›MicroBlaze

MicroBlaze 相关问答

社区里带 MicroBlaze 标签的 22 条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。

AXI EthernetLite 在 Vitis 中 lwIP 应用创建失败
问题已复现,疑似 lwIP 与 emaclite 回归,等待确认是否为 bug
MicroBlaze内存改到0x80000000后报Memdata 28-345错误
修改MicroBlaze的Vector Base Address以匹配新的LMB地址即可解决
ZC706上无Zynq IP时如何运行MicroBlaze代码?
开发阶段调试器可烧写FPGA,但该向导下载方式需PS,帖中未给出最终解决办法
Vitis 2024.1 调试 MicroBlaze 报错找不到 Hart 目标
多种绕过方法可让调试运行,但根因帖中未确认
xlnx,phy-type 已弃用且获取时钟失败 -2 如何解决
改 phy-mode 可消除警告,但以太网仍无法工作,问题未解决
lwIP Echo Server自协商耗时过长,疑似FreeRTOS定时器问题
问题疑似与sleep()实现相关,但帖中未给出最终解决方案
Vivado 2020.2 生成 MicroBlaze 比特流报错如何解决?
需为报错端口设置 LOC 和 IOSTANDARD 属性后再生成比特流
URAM作MicroBlaze本地存储器时MIG校准失败
URAM不支持初始化,不能作MicroBlaze本地存储器,需用BRAM;具体问题已提CR待查
Vitis中MicroBlaze的DDR3内存测试失败
需核对DRAM参数,尤其是延迟、时钟频率和地址总线宽度
如何在Block Design中为MicroBlaze启用快速中断
Manual选FAST即可,硬件无需额外配置,软件用INTC驱动专用handler
2021.1设备树生成器在hsi generate_targets上无限循环
问题未解决,官方仅指出XSA中MicroBlaze中断引脚未连接中断控制器
Vitis串口Hello World无法在Teraterm显示
问题未解决,仍在确认bit流是否包含MicroBlaze及其外设
MicroBlaze启动Bootloader读SREC报错如何排查
问题未定位,仍在排查SPI配置与自测卡死点
Pblock大小会影响部分重配置失败吗?
增大Pblock后问题消失,但根因帖中未明确
VCU128板1Gb接口可靠性问题有无测试数据
帖中仅描述问题,未给出测试数据或结论
SP701 MicroBlaze SPI模式SD卡CMD0返回0xFF如何解决?
提问者未确认根因,倾向改用专用SD控制器控制上电时序
MicroBlaze与AXI互联时钟频率不匹配如何解决
需统一两侧时钟频率或用异步FIFO跨时钟域
MicroBlaze程序为何仅在JTAG连接时正常运行
问题未定位,仅推测程序卡住或未启动
已购功能安全包为何找不到Zynq-7000的STL支持
STL应包含在登录后的功能安全包中,PS与MicroBlaze的STL包不同
Microblaze设计综合时Vivado崩溃退出
多台机器均崩溃,原因未确定,版主提出路径、内存、许可证库及安装器件等排查方向
MDM 3.2 IP仿真启动失败如何解决?
C_M_AXI_ADDR_WIDTH与C_ADDR_SIZE位宽不匹配导致展开失败
MicroBlaze的URAM数据存储器需要初始值吗?
向ILMB和DLMB的URAM写入相同初始数据后工作正常

相关标签

Vivado 6Vitis 5device-tree 2lwIP 2JTAG 2MIG 2Kintex7 2debug 1hw_server 1FreeRTOS 1AXI_Interconnect 1clock 1

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(1191 条)