fpga.love
EN App
知识库›AMD 社区问答速查›Versal VPK120 用 U34 引脚做自由时钟位流生成报错

Versal VPK120 用 U34 引脚做自由时钟位流生成报错

ILA 在线调试社区未闭环原帖 6 个回答 · 307 次浏览|器件：Versal VPK120

一句话结论：帖中未给出解决方案，问题未解决

现象

使用 U34 引脚做自由运行时钟，生成 bitstream 时报错

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U000071JDSuSAO/hello-i-have-a-issue-on-versal-vpk120-design-im-

相关资料

Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突Vivado JTAG配置报错但FPGA编程成功ISE中如何将启动时钟改为JTAG CLK？

相关标签：Versal · VPK120 · clock · bitstream

就这个问题继续问 AI → ← 返回 AMD 社区问答速查