fpga.love

EN App

知识库›Verilog 基础

Verilog 基础

语法、时序、FSM、Testbench、可综合风格
本类聚合知识库与社区速查里的相关内容，按主题相关度排序，点击任意一条进入正文 · 共 49 条

Verilog 基础 Vivado 工具 Zynq 开发 Linux 驱动国产 FPGA 选型与工具

Alveo U50 HBM IP example design仿真报错怎么办

HBM仿真需第三方仿真器，约束问题需定义port位置和电平标准

C/RTL协同仿真卡住且无法查看波形怎么办？

问题未解决，提问者表示不知如何解决

C/RTL协同仿真报迭代上限或死锁错误怎么办？

需排查无限循环；加LOOP_TRIPCOUNT后出现死锁，问题未解决

C/RTL协同仿真长时间无结果怎么办

HLS版本过旧难以跟踪调试，建议开启波形调试排查

CAM IP配置为TCAM后Vivado仿真报XSIM编译错误怎么办

回答建议检查OS支持并安装gcc c++包，用xelab命令行排查；根因未确认

GTR AMI仿真报RX AMI DLL未产生时钟滴答如何解决

需在testbench中实例化TX/RX package模型，该警告为预期现象

ISIM 14.7 在 Win10 上无法启动仿真

ISE 14.7 与 Win10 不兼容，建议使用 ISE 虚拟机版本

MIPI CSI-2 RX仿真中s_axis_user行号始终为0

设置TX寄存器bit 15为1后问题解决

Modelsim后仿真报DATA_WIDTH参数未找到

根因未定，疑为Modelsim 10.6e与Vivado 2020.1不兼容及宏定义问题

SMPTE UHD-SDI RX子系统能否用于仿真？

可能能跑通仿真，但Xilinx不提供测试环境、指导或支持

Turbo译码器block_size设1020仿真报错原因？

原因未确认，回答3推测与block_size对应实际数据长度N+4有关

UVM_HDL_FORCE报DPI例程未编译如何解决

帖中无人给出解决方案，问题未解决

Video PHY IP中GTX的txelecidle_in端口连接报错

疑似Video PHY IP默认配置不含该端口，需确认是否改动RTL或IP配置

Vitis 2025.2 potrf 联合仿真报错无原因如何处理

需用 pragma 正确配置 top 函数参数接口，并确认所用接口支持联合仿真

Vitis EM_SIMULATION 结束时 xsimk 报 corrupted size vs. prev_size

帖中仅复述错误与回溯，未给出根因或解决方案

Vitis+Vivado协同仿真报Simulator 45-9错误如何解决

加-g可生成--debug typical，但vpl.tcl的debug_level控制方式未确定

Vitis硬件仿真报Vivado Simulator FATAL_ERROR如何解决

崩溃根因未确定，疑似XRT问题，已提交CR进一步调查

Vivado 2016.2 中 video scaler IP 生成失败如何解决？

帖中未给出明确结论，仅建议安装 patch 并注意 python 工作目录

Vivado 2018.2 仿真忽略 HDL 修改需删仿真文件

疑似缓存损坏，需关闭 Vivado 后删除仿真缓存文件夹再重启

Vivado 2020.2 仿真报错 17-153 如何解决？

该参数在 2020.2 不支持，移除后重试仿真

Vivado 2021.2 在 Windows Server 2016 关闭仿真耗时近 9 分钟

帖中仅质疑系统是否受支持，未给出结论

Vivado2015.3仿真报USF-XSim 62错误如何排查

需查看项目目录.sim子文件夹中的仿真日志定位失败原因

Vivado2020仿真报Iteration limit 10000 reached是什么原因？

修改敏感列表无效，建议加-tp -tl、设断点单步定位或换2022.2版本验证

Vivado仿真中$fopen返回负文件描述符如何解决

回答者验证放置文件到xsim工作目录或用全路径可工作，但提问者问题未解决

Vivado仿真报Simtcl 6-50子进程未找到如何解决

有用户通过调整文件位置解决，根因未确认

Vivado仿真报XSIM 43-4316找不到xil_defaultlib

添加library声明后仍报同样错误，问题未解决

Vivado仿真报XSIM 43-4316找不到xil_defaultlib文件

用户自行处理后仿真恢复正常，具体原因未确认

Vivado仿真报XSIM 43-4316找不到文件

添加源文件后仍报同样错误，问题未解决

Vivado仿真报dma_fifo未在work库编译

帖中仅复述报错，未给出原因或解决办法

Vivado仿真报迭代上限10000错误如何排查

疑似FSM卡死导致零延迟振荡，需检查状态机

Vivado创建工程时无法打开或运行xsim

帖中仅贴出内部错误报告，未给出解决方案

Vivado卡死在executing simulation step如何解决

回退到Vivado 2019.2后问题消失，重装2020.2无效

Vivado调用Modelsim仿真报vcom-1195找不到work.div_100

库映射不一致疑为诱因，但根因未确认

Zedboard 硬件协同仿真报 board_part 未找到

帖中未给出解决方案

仿真报错VRFC 10-2063找不到模块TEST

帖中未给出解决方案，问题仍未解决

仿真报错VRFC 10-3008不支持隐式端口连接怎么办

改用显式端口连接后问题解决

例化72个Block RAM后Modelsim报内存分配失败

注释RAM可运行、保留72例化即报错，根因未确定

时钟向导MMCM仿真时钟不输出怎么办？

统一复位极性并初始化TB时钟后仿真恢复正常

综合后仿真因自定义端口类型报错？

综合后IO仅支持std_logic(_vector)，需加wrapper转换

能否用fabric时钟驱动GTY IP作参考时钟？

该用法不受支持，内部时钟抖动过大，设置仅供测试

行为仿真报错找不到vsim.exe如何解决

可改用Vivado Simulator，或配置ModelSim库路径

设计通过测试台和综合但硬件协同仿真失败说明什么

C++编译器与HLS综合器对同一行代码解释不一致导致协同仿真失败

DFX时Verilog模块无法创建分区定义怎么办？

需先确认顶层是RTL还是BD，BD顶层应参考UG909流程

VCU128上Verilog实例化多个OBUFDS报错怎么办？

补全每行实例化末尾的右括号即可解决

Verilog 用输入初始化计数器报 synth 8-1002 错误

帖中仅指出需修改该行代码，未给出具体方案

Verilog 相关问答

AMD 客户社区中带「Verilog」标签的 5 条真实问答中文要点，含现象、根因、可执行步骤与原帖链接。

Verilog属性设置LOC约束被Vivado忽略

在primitive cell上添加BEL/LOC属性可生效

仿真与 Testbench 排障速查

AMD 客户社区中「仿真与 Testbench」相关的 42 条真实问答整理：xsim/modelsim 仿真与 testbench。含现象、根因、可执行步骤与原帖链接。

阻塞赋值与非阻塞赋值到底怎么选

时序逻辑用非阻塞、组合逻辑用阻塞的原因与常见翻车场景

← 知识库 AMD 社区问答速查 →