仿真与 Testbench社区未闭环原帖 9 个回答 · 442 次浏览|器件：Vivado 仿真器 / RFSoC
一句话结论：问题未解决，提问者表示不知如何解决
C/RTL协同仿真卡住，Verilog波形无法仿真，无法实时查看波形；C仿真和综合可通过
帖中未明确；回答者怀疑主机空闲内存不足，仿真器需为数组每比特保存多值状态而消耗大量内存
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007H3yB7SAJ/when-crtl-cosimulation-is-stuck-verilog-waveform
相关标签：co-simulation · waveform · memory · Vivado
就这个问题继续问 AI → ← 返回 AMD 社区问答速查