仿真与 Testbench已闭环原帖 2 个回答 · 453 次浏览|器件：GTYE4_CHANNEL
一句话结论：该用法不受支持，内部时钟抖动过大，设置仅供测试
仿真通过但write_bitstream失败
帖中未明确；回答称内部时钟走线抖动过大，不支持驱动多千兆信号，该设置仅供测试
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006vGTF7SAO/can-i-use-fabric-clock-to-drive-gty-ip-as-the-re
相关标签：GTY · CPLLREFCLKSET · GTREFCLK · write_bitstream
就这个问题继续问 AI → ← 返回 AMD 社区问答速查