仿真与 Testbench社区未闭环原帖 1 个回答 · 833 次浏览|器件：Vivado（错误码：FATAL_ERROR: Iteration limit 10000 is reached）
一句话结论：疑似FSM卡死导致零延迟振荡，需检查状态机
仿真时钟无法推进超过一个周期，报FATAL_ERROR迭代上限
帖中未明确，回答推测可能是设计中的FSM卡在某个状态未继续执行
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpbvZSAQ/vivado-fatalerror-iteration-limit-10000-is-reach
相关标签：Vivado · simulation · FSM · zero-delay oscillation
就这个问题继续问 AI → ← 返回 AMD 社区问答速查